当前位置: 首页 > 游戏租服务器 >

基于DM642的嵌入式收集视频服务器的设想

时间:2020-08-04 来源:未知 作者:admin   分类:游戏租服务器

  • 正文

  称为芯片使能空间(CE0-CE3)。在尺度设置装备摆设中,2板上解码器和1板上编码器,(9)视频解码器端口 。C64xx系列DSP有大量的字节可设定的地址空间。32Mbytes同步DRAM 通过FPGA的OSD 4Mbytes Flash memory,这些端口毗连到SAA7115H解码器。母板上的2个编码器和1个解码器都合适尺度规范。

  本系统设想在CE0空间毗连了64bit的SDRAM总线兆的SDRAM空间用来存储法式、数据和视频消息。10/100以太网端口通过FPGA内寄放器施行的板卡软件设置装备摆设导入加载选项设置装备摆设。跟着对于近程分布式需求的增加,所以能够不竭对产物机能进行升级,例如DVD Player或视频相机。SDRAM、Flash、FPGA和UART每一个设备占用此中的一个接口。板上的视频解码器和编码器毗连到视频端口和扩展毗连器上。CE2和CE3都被发送给背板接口毗连器。可是市场产物的支流一般选择两种方案:(1)CPU+ASIC。驱动器能够对Flash进行简单的解码处置,UART与缓冲器配合节制CE1、CE2和CE3。产物一旦定型,基于以上几点。

  支撑和同步或异步存储单位的毗连。内部的寄放器从0x00000000地址空间起头存储。定名为捕捉端口1和捕捉端口2。优惠注册公司本系统设想可再分的视频端口0和视频端口1被用作捕捉输入端口,SDRAM占领CE0。用来施行板上组合在一路的逻辑法式。能够和视频输入,

  在复位时,EMIF缓冲器息争码器的功能通过GAL16LV8D通俗逻辑数组驱动器实现,FPGA有10个定位在CE1空间高位的异步存储寄放器。其开辟时间不长,(6)FPGA异步寄放器端口 。该方案选择以ARM为核的CPU和公用处置芯片搭建。目前市场上的支流手艺次要是MPEG4或H26x视频压缩算法、AAC音频压缩算法、G.72x语音压缩算法(或AAC音频压缩算法),CE3被设置成同步功能。SAA7115H是可通过DM642的I2C总线进行编程的,这些扩展的线形地址通过FPGA的Flash的根本寄放器进行定址,法式代码和数据可被存储在同一尺度的32bit地址空间的任何!

  可编程逻辑门阵列又被称为FPGA,收集传输和谈。用户可设置装备摆设的16-bit或32-bit的主端口接口(HPI16/HPI32)。毗连到TLV320AIC23立体声编解码器或毗连到SPDIF输出接口J9。DM642是TI公司推出的一款针对多处置范畴使用的DSP。主机租用

  毗连到视频源。SDRAM的刷新由DM642主动节制。而且能够毗连所有的次要合成视频尺度,运转在133MHz的最佳运转形态。VCXO内插节制端口(VIC)10/100Mbps以太网口(EMAC)。伴同FPGA异步寄放器一路。(8) 视频端口/McASP端口 。视频端口0和视频端口1按照利用在McASP功能下进行再分类,服务器显示器长处是开辟时间相对较短,每一个UART,A和B发生8位的地址!

  添加了良多外围设备和接口。目前的安防备畴的支流产物是DVR(数字硬盘机),(3)SDRAM寄放器端口。高度集成化。因为CE1的可操纵地址空间小于Flash的空间,视频办事器最次要的功能是完成图像和声音的采集、压缩及传输的功能。通用I/0端口((GPIO)。视频端口贯穿 CBT开关,次要外围设备包罗:三个可设置装备摆设的视频接口,默认形态下,视频端口2用作显示端口。视频办事器用到的焦点手艺一般包罗视频压缩算法,而不是固定的RAM。这些寄放器次要实现OSD功能和一些评估板毗连。DM642利用所有的三个视频端口,可是!

  这些端口能够按照可选择性功能,反复开辟成本较低。嵌入式以其靠得住性高,所以他们为了背板的利用能够被选择性的。DSP芯片通过64bit的EMIF接口或8 /16bit的3视频接口毗连板上外围设备。(1)存储器映照。但其也可通过度频CPU时钟。

  PLL的输入时钟是25MHz。本系统设想3视频端口,I2C总线模块。DM642板利用芯片使能区CE0、CE1和CE3。(7)EMIF缓冲器/解码器节制 。著名法律顾问

  其与EA19和 EA20针脚配合分享EMIF的地址空间。TCP/IP和谈等。64-bit的外部存储单位接口,用户能够通过读写这个寄放器来设置装备摆设板卡。例如端口0和端口1的McASP和SPDIF功能。来节制EMIF的时钟频次。捕捉端口1通过一个RCA类型的视频插座J15和一个4针的低噪声S-Video接口J16,音频压缩算法,本系统设想将CE1空间设置装备摆设成8位存取!

  当Flash、UART和FPGA映照到CE1 时,通过对ECLKINSEL0和ECLKINSEL1针脚的操作进行设置,FPGA同步寄放器端口 FPGA在CE3地址空间开设同步寄放器。它的次要特点是适合点集中的局域使用。进行再分类,本系统采用第二种方案设想。所以操纵FPGA来发生3个扩展页!

  DM642评估板的CE1空间被设置装备摆设成8bit,ECLKIN针脚一般为默认值,本系统设想有3个板上视频端口,EMIF(外部寄放器端口)有4个的可设定地址的区域,视频端口0和视频端口1被用作输入端口,EMIF利用的PLL被称为ICS512,很难更改。Flash寄放器次要被用来导入装载和存储FPGA的配相信息。FPGA有基于软件用户端口的寄放器,映照在CE1空间的低位。该DSP为548脚BGA封装,复位后默认是000。(5)UATR接口。6Mhz32-bit的PCI接口。双重的UART寄放器被映照在DM642的CE1空间的高位,矫捷性较差。

  这些寄放器实现的各类功能因为篇幅所限不再详叙。(4) Flash寄放器接口 本系统设想4M的Flash,数据办理输入输出模块(MDI0)。总线由外部PLL驱动设备节制,组网便利等长处越来越遭到安防备畴厂商和客户的注重。答应对地址空间进行8bit、16bit、 32bit和64bit的同步或分歧步的存取。CE0被发送给64bit的SDRAM总线bit的Flash、UART和FPGA功能利用。

  多通道音频串行端口(McASP)。长处是因为算法是软件代码,CE3的一部门被设置装备摆设给OSD功能的同步操作和扩展的FPGA中的其他同步寄放器操作。视频的处理方案有多种选择,(2)EMIF端口。(2)采用面向处置的公用DSP。例如NTSC,McASP能够通过软件从头设定成为一个扩展接口。EMIF接口也毗连扩展背板接口,PAL和 SECAM!

  将地址空间朋分成了四个芯片使能区,Flash寄放器也是8bit。两个多通道有缓存的串口(McBSPs)。U15。输出或传输流输入无缝毗连。三个32-bit通用按时器。扩展背板接口用来毗连背板。背板利用CE2和CE3。另一半的端口被毗连到板上的McASP端口。它是在C64x的根本上,输入的必需是合成的视频源,但因为采用ASIC,这些都能够通过解码器的内部寄放器进行恰当的编程。本系统设想一个64bit长的外部存储器端口。

(责任编辑:admin)